저전력 및 축소된 실리콘 면적을 차지하도록 최적화된 램버스 DDR3 메모리 컨트롤러 인터페이스 셀은 PC 메인 메모리, 소비자 가전, 서버, 워크스테이션 및 네트워크 통신과 같은 다양한 애플리케이션에 적용될 수 있도록 개발됐다. 램버스는 이런 애플리케이션 지원을 위해 엔지니어들이 각자 COT(customer owned tooling)나 ASIC(application-specific integrated circuit) 칩에 완벽하게 통합할 수 있게 DDR3 메모리 컨트롤러 인터페이스 매크로 셀을 설계, 개발했다.
마틴 스콧(Martin Scott) 램버스 엔지니어링 수석부사장은 “주력 DDR DRAM의 신호 주파수가 지속적으로 증가함에 따라, 시스템 성능에 핵심적인 역할을 하는 메모리 인터페이스의 디자인이 매우 어려워졌다”며 “램버스는 신호 무결성(signal integrity) 관련 광범위한 경험을 바탕으로, 메인 메모리 및 가전 애플리케이션 영역 모두의 성능 조건을 충족시키는 동시에 개발 리스크는 최소화 하고 효율성은 극대화한 DDR3 메모리 컨트롤러 인터페이스를 설계했다”고 말했다.
램버스 DDR 셀은 램버스의 포괄적인 시스템 디자인 및 통합 서비스의 지원을 받는다. 디자인 모델과 통합 툴 세트에는 GDSII 데이터베이스, 타이밍 모델, 레이아웃 인증 넷 리스트(netlists), 게이트-레벨 모델(gate-level model), P&R(place-and-route) 아웃라인 및 배치 가이드라인이 포함 되어있다. 패키지 디자인과 시스템 보드 레이아웃 서비스 또한 제공된다. <장윤정 기자>
